上海--(美国商业资讯)--作为面向ASIC和FPGA设计的混合HDL语言仿真和硬件辅助验证领域的先锋企业，Aldec, Inc.将在于2017年4月19日在中国上海举行的 DVCon中国大会及展览会上展示其搭载硬件在环仿真测试的ASIC硅前验证范围。

Aldec硬件验证产品经理Krzysztof Szczur表示：“对Aldec研发部门来说，今年第一季度是一个繁忙而富有成果的季度。我们不仅发布了采用最大Xilinx® Virtex® UltraScale™ FPGA的新型HES验证板并在DVCon US上进行了展示，而且我们还设计了面向QEMU和Riviera-PRO硬/软件协同仿真的QEMU网桥并在德国纽伦堡嵌入式世界大会(Embedded World)上推出该设计，获得了强烈反响。接下来，我们将水到渠成地将这两款产品整合在一起，利用连接QEMU和Aldec HES验证板的硬件在环仿真测试提供硬件/软件协同验证环境。我们将在于上海举行的DVCon中国上自豪地展示这项技术。” 

整合QEMU和HES-DVM的混合协同仿真

可靠的硬件/软件协同验证技术是片上系统(SoC) ASIC验证和确认不可或缺的部分。QEMU是一个通用的开源机器仿真器，支持ARM® Cortex®系列等各种计算机硬件架构。QEMU可与Aldec HES-DVM™仿真平台互联，为SoC ASIC设计提供完整的混合协同仿真环境。

HES-DVM能够对使用可综合SystemVerilog或VHDL编写的设计（通常为自定义设计的、用于实现特定SoC的独特功能的内部SoC子系统）的任何部分进行仿真。相反，通用处理器子系统(CPU)通常以 硬IP或网表文件的形式从第三方供应商获得，没有可用的RTL代码。QEMU用于对此类标准组件进行仿真并运行嵌入式固件和软件测试。QEMU目前可轻松与HES-DVM平台互联，支持所有SoC子系统一起进行验证。此方法可保证对硬件和软件进行彻底、全面的设计验证，无需虚拟补丁，也不会影响不完全设计的设备驱动程序或固件代码。

UVM仿真加速

Aldec拥有33年的HDL仿真专长并对现代SoC设计/验证有着深入的了解，这为Aldec高性能HDL仿真器Riviera-PRO™的开发创造了条件，该仿真器支持UVM、SystemVerilog、OSVVM、VHDL-2008和TLM/SystemC。凭借Riviera-PRO和硬件在环仿真测试，仿真速度提高多达两个数量级。Aldec将在DVCon中国上进行现场演示，将利用片上网络(NoC)设计示例展示如何实现超过130倍的仿真加速，该设计示例在由事务级UVM Testbench（以Riviera-PRO执行）驱动的Aldec HES™ FPGA验证板上运行。

关于Aldec

Aldec Inc.总部位于美国内华达州亨德森市。作为电子设计验证领域的业内领导企业，Aldec公司提供了一整套专利技术：其中包括电阻晶体管逻辑(RTL)设计、电阻晶体管逻辑模拟器、硬件辅助验证、SoC和ASIC样机、设计规则校验、CDC检查、IP核、需求生命周期管理、DO-254功能验证、嵌入式解决方案和军用/航天解决方案。www.aldec.com

Aldec为Aldec, Inc.的注册商标。所有其他商标或注册商标均归属于各自的所有者。

原文版本可在businesswire.com上查阅：http://www.businesswire.com/cgi-bin/mmg.cgi?eid=51541335&lang=en

免责声明：本公告之原文版本乃官方授权版本。译文仅供方便了解之用，烦请参照原文，原文版本乃唯一具法律效力之版本。

联系方式：

Aldec, Inc.
Christina Toole, + 702-990-4400
christinat@aldec.com