亮点：

PLDA CXL 2.0 控制器与AnalogX 超低功耗PHY 进行优化整合，与领先的竞争解决方案相比，延迟和功耗分别降低50% 以上和40%
提高系统性能，且不增加成本，而预配置的集成可缩短设计时间并能缩短产品上市时间

加州圣何塞和多伦多--(美国商业资讯)--高速互连硅知识产权(IP)的领先开发商 PLDA 和低功耗多标准连接SerDes IP解决方案的领先供应商AnalogX今天宣布，双方将PLDA CXL™ 2.0控制器和 AnalogX 32G-MR PHY 进行优化整合，与领先的竞争解决方案相比，延迟和功耗分别降低50%和40%。

CXL (Compute Express Link™)标准旨在扩展数据中心的异构计算能力，并为计算密集型工作负载提供更高效的数据传送，特别是在现行接口标准无法满足延迟要求的情况下。在今天之前，CXL 控制器与 PHY 的领先组合提供20-40纳秒的延迟性能。PLDA 和AnalogX 自豪地宣布，经验证，适用于CXL 2.0 的PLDA XpressLINK 控制器IP 和AnalogX 32G-Multi-Protocol SerDes PHY 的组合可产生低于12纳秒的延迟。这种业界领先的延迟直接提高了服务器性能，有助于更快地访问设备和获取数据，而无需额外成本或日常开销。与替代解决方案相比，PLDA 和 AnalogX将功耗降低了40%，这也是其可实现性能的一部分。

PLDA营销副总裁Paul Karazuba表示：“今天发布的公告彰显 PLDA 致力于为客户提供超高质量、超高性能控制器 IP的承诺。我们很高兴与AnalogX合作，也期待客户在 CXL 2.0 中实现低于 12纳秒延迟的性能优势。”

AnalogX首席执行官 Robert Wang 补充道：“我们欣然宣布，两支团队已合力取得出色的工作成果。我们的SerDes技术专为满足数据中心和高性能计算应用对超低功耗和极低延迟的严苛要求而构建。这款延迟低于12纳秒的 CXL 2.0 解决方案将证明我们的解决方案有能力在上述市场发挥作用。”

解决方案供应情况：
适用于 CXL 2.0 的PLDA XpressLINK控制器 IP 和AnalogX 32G-Multi-Protocol PHY即日起供应，适用于7纳米和 6纳米设计。

更多信息：
如需了解有关适用于 CXL 2.0 的 PLDA XpressLINK 控制器 IP 的更多信息，请访问我们的网站：https://www.plda.com/products/xpresslink-controller-ip-cxl-2011

欲了解有关AnalogX 32G-Multi-Protocol SerDes的更多信息，请访问我们的网站：https://www.analogx.io/axlinkio-mp

关于PLDA

PLDA是半导体知识产权(IP)的开发公司和许可方，专注于支持数千兆速率（2.5G、5G、8G、16G、25G、32G、64G）高速互连接口和PCI Express、CXL及CCIX等协议的开发。

PLDA现已发展成为该领域的领导者，在62个国家拥有超过3,300个客户项目和6,400项许可证。PLDA是一家全球性的科技公司，在硅谷、法国、保加利亚、台湾和中国大陆均设有办事处。请浏览http://www.plda.com

关于AnalogX
AnalogX Inc.开发超低功耗连接 IP 解决方案，用于连接芯片和小芯片(chiplet)。凭借可跨多个代工厂和技术节点使用的产品，AnalogX 的目标是实现高端混合信号 IP，以推动高带宽应用的革命性片上系统(SoC)设计，包括人工智能和数据中心计算等应用。AnalogX 总部位于加拿大多伦多。敬请访问 http://www.analogx.io

###

商标
所有注册商标和其他商标均属于其各自所有者。CXL是CXL Consortium的注册商标。

原文版本可在businesswire.com上查阅：https://www.businesswire.com/news/home/20210602005484/en/

免责声明：本公告之原文版本乃官方授权版本。译文仅供方便了解之用，烦请参照原文，原文版本乃唯一具法律效力之版本。

联系方式：

联系人信息：
PLDA
Romain Tourneau
rtourneau@plda.com

AnalogX
Kash Johal
kash@analogx.io